सर्किट बोर्ड डिजाइन एक महत्वपूर्ण और समय लेने वाला कार्य है, और किसी भी समस्या के उत्पन्न होने के लिए इंजीनियरों को पूरे डिजाइन, नेटवर्क द्वारा नेटवर्क, घटक द्वारा घटक की जांच करने की आवश्यकता होती है। यह कहा जा सकता है कि सर्किट बोर्ड डिजाइन के लिए चिप डिजाइन से कम देखभाल के स्तर की आवश्यकता नहीं होती है।
एक विशिष्ट सर्किट बोर्ड डिजाइन प्रक्रिया में निम्नलिखित चरण होते हैं।
पहले तीन चरणों में सबसे अधिक समय लगता है, क्योंकि योजनाबद्ध जाँच एक मैनुअल प्रक्रिया है। 1000 या अधिक कनेक्शन वाले SoC बोर्ड की कल्पना करें। प्रत्येक तार को मैन्युअल रूप से जांचना एक लंबा और कठिन काम है। वास्तव में, हर एक तार की जांच करना लगभग असंभव है, जिससे अंतिम बोर्ड के साथ समस्याएं हो सकती हैं, जैसे कि गलत तार, निलंबित नोड्स, आदि।
योजनाबद्ध कैप्चर चरण आम तौर पर निम्न प्रकार की समस्याओं का सामना करता है।
● अंडरलाइन त्रुटियां: जैसे APLLVDD और APLL_VDD
केस-संवेदी समस्याएं: जैसे VDDE और vdde
वर्तनी की त्रुटियां
सिग्नल शॉर्टिंग की समस्या
और भी बहुत कुछ
इन त्रुटियों से बचने के लिए, कुछ सेकंड में पूरे योजनाबद्ध की जांच करने का एक तरीका होना चाहिए। इस पद्धति को योजनाबद्ध सिमुलेशन के साथ लागू किया जा सकता है, जो अभी भी वर्तमान बोर्ड डिजाइन प्रक्रिया में शायद ही कभी देखा जाता है। योजनाबद्ध सिमुलेशन अंतिम आउटपुट को आवश्यक नोड्स पर देखने की अनुमति देता है, इसलिए यह स्वचालित रूप से सभी कनेक्शन समस्याओं की जांच कर सकता है।
यह एक परियोजना उदाहरण के साथ नीचे समझाया गया है।
एक सर्किट बोर्ड के एक विशिष्ट ब्लॉक आरेख पर विचार करें।
आकृति 1
एक जटिल बोर्ड डिजाइन में, कनेक्शन की संख्या हजारों तक पहुंच सकती है, और बहुत कम संख्या में परिवर्तनों की जांच करने में बहुत समय बर्बाद होने की संभावना है।
योजनाबद्ध सिमुलेशन न केवल डिजाइन समय बचाता है, बल्कि बोर्ड की गुणवत्ता में भी सुधार करता है और पूरी प्रक्रिया की दक्षता बढ़ाता है।
परीक्षण के तहत एक विशिष्ट उपकरण (DUT) में निम्नलिखित में से कुछ संकेत होते हैं।
चित्र 2
कुछ पूर्व-ट्यूनिंग के बाद DUT के पास विभिन्न सिग्नल होंगे और सिग्नल ट्यूनिंग के लिए विभिन्न मॉड्यूल, जैसे नियामक, op-amps, आदि हैं। वोल्टेज नियामक के माध्यम से प्राप्त आपूर्ति संकेत के एक उदाहरण पर विचार करें।
चित्र 3: नमूना बोर्ड का योजनाबद्ध।
कनेक्शन संबंधों को सत्यापित करने और समग्र जांच करने के लिए, योजनाबद्ध सिमुलेशन का उपयोग किया जाता है। योजनाबद्ध सिमुलेशन में योजनाबद्ध निर्माण, टेस्टबेंच निर्माण और सिमुलेशन शामिल हैं।
टेस्टबेंच निर्माण के दौरान, आवश्यक इनपुट के लिए एक उत्तेजना संकेत दिया जाता है और फिर आउटपुट परिणाम ब्याज के संकेत बिंदु पर देखे जाते हैं।
उपरोक्त प्रक्रिया को जांचे जाने वाले नोड्स से जांच को जोड़कर कार्यान्वित किया जा सकता है। नोड वोल्टेज और तरंग संकेत कर सकते हैं कि योजनाबद्ध में त्रुटियां हैं या नहीं। सभी सिग्नल कनेक्शन स्वचालित रूप से चेक किए जाते हैं।
चित्रा 4: प्रत्येक नोड के लिए योजनाबद्ध परीक्षण और अनुकरण मान।
आइए हम उपरोक्त आरेख के एक भाग को देखें, जहां जांचे गए नोड्स और वोल्टेज स्पष्ट रूप से दिखाई दे रहे हैं।
इस प्रकार सिमुलेशन की सहायता से, हम सीधे परिणामों का निरीक्षण कर सकते हैं और पुष्टि कर सकते हैं कि बोर्ड योजनाबद्ध सही है या नहीं। इसके अलावा, उत्तेजना संकेत या घटक मूल्यों को सावधानीपूर्वक समायोजित करके डिजाइन परिवर्तनों की जांच प्राप्त की जा सकती है। इस प्रकार योजनाबद्ध सिमुलेशन बोर्ड डिजाइनरों और चेकर्स के लिए बहुत समय बचाता है और डिजाइन की शुद्धता की संभावना को बढ़ाता है।
लेख नेटवर्क से पुन: प्रस्तुत किया गया है, यदि कोई उल्लंघन है, तो कृपया हमें हटाने के लिए संपर्क करें, धन्यवाद।