पीसीबी कॉपी प्रोसेस

1: मुद्रित तार की चौड़ाई के चयन का आधार: मुद्रित तार की न्यूनतम चौड़ाई तार के माध्यम से बहने वाले वर्तमान से संबंधित है: लाइन की चौड़ाई बहुत छोटी है, मुद्रित तार का प्रतिरोध बड़ा है, और लाइन पर वोल्टेज ड्रॉप बड़ी है, जो सर्किट के प्रदर्शन को प्रभावित करती है। लाइन की चौड़ाई बहुत अधिक है, तारों का घनत्व अधिक नहीं है, बोर्ड क्षेत्र बढ़ता है, बढ़ती लागतों के अलावा, यह लघुकरण के लिए अनुकूल नहीं है। यदि वर्तमान लोड की गणना 20A / mm2 पर की जाती है, जब कॉपर-क्लैड फ़ॉइल की मोटाई 0.5MM होती है, (आमतौर पर इतने सारे), 1MM (लगभग 40MIL) लाइन की चौड़ाई का वर्तमान लोड 1A होता है, इसलिए लाइन चौड़ाई ली जाती है 1 से 2.54 MM (40-100MIL) सामान्य एप्लिकेशन आवश्यकताओं को पूरा कर सकता है। हाई-पावर उपकरण बोर्ड पर जमीन के तार और बिजली की आपूर्ति बिजली के आकार के अनुसार उचित रूप से बढ़ाई जा सकती है। कम-शक्ति वाले डिजिटल सर्किट पर, तारों के घनत्व में सुधार करने के लिए, 0.254-1.27MM (10-15MIL) की न्यूनतम लाइन चौड़ाई को संतुष्ट किया जा सकता है। एक ही सर्किट बोर्ड में, पावर कॉर्ड। ग्राउंड वायर सिग्नल वायर की तुलना में मोटा होता है।

2: लाइन रिक्ति: जब यह 1.5MM (लगभग 60MIL) होता है, तो लाइनों के बीच इन्सुलेशन प्रतिरोध 20M ओम से अधिक होता है, और लाइनों के बीच अधिकतम वोल्टेज 300V तक पहुंच सकता है। जब लाइन रिक्ति 1MM (40MIL) होती है, तो लाइनों के बीच का अधिकतम वोल्टेज 200V होता है। इसलिए, मध्यम और निम्न वोल्टेज के सर्किट बोर्ड पर (लाइनों के बीच वोल्टेज 200V से अधिक नहीं है), लाइन रिक्ति 1.0-1MMM है (40-60MIL)। कम वोल्टेज सर्किट में, जैसे डिजिटल सर्किट सिस्टम, ब्रेकडाउन वोल्टेज पर विचार करना आवश्यक नहीं है, जब तक कि उत्पादन प्रक्रिया की अनुमति देता है, बहुत छोटा हो सकता है।

3: पैड: 1 / 8W रोकनेवाला के लिए, पैड लीड व्यास 28MIL पर्याप्त है, और 1 / 2W के लिए, व्यास 32MIL है, लीड छेद बहुत बड़ा है, और पैड कॉपर रिंग की चौड़ाई अपेक्षाकृत कम हो गई है, Resinging पैड के आसंजन में कमी। गिरना आसान है, सीसा छेद बहुत छोटा है, और घटक प्लेसमेंट मुश्किल है।

4: ड्रॉ सर्किट बॉर्डर: बॉर्डर लाइन और कंपोनेंट पिन पैड के बीच की सबसे छोटी दूरी 2MM से कम नहीं हो सकती, (आम तौर पर 5MM ज्यादा वाजिब होती है) नहीं तो मटेरियल को काटना मुश्किल होता है।

5: घटक लेआउट का सिद्धांत: ए: सामान्य सिद्धांत: पीसीबी डिजाइन में, अगर सर्किट सिस्टम में डिजिटल सर्किट और एनालॉग सर्किट दोनों हैं। साथ ही उच्च-वर्तमान सर्किट, सिस्टम के बीच युग्मन को कम करने के लिए उन्हें अलग से रखा जाना चाहिए। उसी प्रकार के सर्किट में, घटकों को संकेत प्रवाह दिशा और फ़ंक्शन के अनुसार ब्लॉक और विभाजन में रखा जाता है।

6: इनपुट सिग्नल प्रोसेसिंग यूनिट, आउटपुट सिग्नल ड्राइविंग तत्व सर्किट बोर्ड के किनारे के करीब होना चाहिए, इनपुट और आउटपुट सिग्नल लाइन को इनपुट और आउटपुट के हस्तक्षेप को कम करने के लिए जितना संभव हो उतना कम करें।

7: घटक प्लेसमेंट दिशा: घटक केवल दो दिशाओं में व्यवस्थित किए जा सकते हैं, क्षैतिज और ऊर्ध्वाधर। अन्यथा, प्लग-इन की अनुमति नहीं है।

8: तत्व रिक्ति। मध्यम घनत्व बोर्डों के लिए, छोटे घटकों जैसे कि कम बिजली प्रतिरोधों, कैपेसिटर, डायोड और अन्य असतत घटकों के बीच रिक्ति प्लग-इन और वेल्डिंग प्रक्रिया से संबंधित है। तरंग टांका लगाने के दौरान, घटक रिक्ति 50-100MIL (1.27-2.54MM) हो सकती है। बड़े, जैसे 100MIL, इंटीग्रेटेड सर्किट चिप, कंपोनेंट स्पेसिंग आमतौर पर 100-150MIL होता है।

9: जब घटकों के बीच संभावित अंतर बड़ा होता है, तो निर्वहन को रोकने के लिए घटकों के बीच अंतर काफी बड़ा होना चाहिए।

10: आईसी में, डिकूपिंग संधारित्र चिप के पावर ग्राउंड पिन के करीब होना चाहिए। अन्यथा, फ़िल्टरिंग प्रभाव बदतर होगा। डिजिटल सर्किट में, डिजिटल सर्किट सिस्टम के विश्वसनीय संचालन को सुनिश्चित करने के लिए, प्रत्येक डिजिटल एकीकृत सर्किट चिप की बिजली आपूर्ति और जमीन के बीच आईसी डीकॉउलिंग कैपेसिटर रखे जाते हैं। Decoupling कैपेसिटर आमतौर पर 0.01 ~ 0.1UF की क्षमता वाले सिरेमिक चिप कैपेसिटर का उपयोग करते हैं। डिकूपिंग कैपेसिटर क्षमता का चयन आम तौर पर सिस्टम ऑपरेटिंग फ़्रीक्वेंसी एफ के पारस्परिक पर आधारित होता है। इसके अलावा, एक 10UF संधारित्र और 0.01UF सिरेमिक संधारित्र को बिजली लाइन और जमीन के बीच सर्किट पावर सप्लाई के प्रवेश द्वार पर जोड़ा जाना चाहिए।

11: क्लॉक हैंड सर्किट घटक क्लॉक सर्किट के कनेक्शन की लंबाई को कम करने के लिए सिंगल चिप माइक्रो कंप्यूटर चिप के क्लॉक सिग्नल पिन के जितना संभव हो उतना करीब होना चाहिए। और नीचे दिए गए तार को नहीं चलाना सबसे अच्छा है।