वर्टिकल रूटिंग के नियम का मतलब है कि आसन्न सिग्नल परतों में लीड्स को आपसी इंडक्शन के कारण होने वाले क्रॉसस्टॉक को कम करने के लिए एक दूसरे के लंबवत होना चाहिए। उच्च-आवृत्ति संकेतों में, मुख्य घटक के लिए कैपेसिटिव कपलिंग खातों द्वारा उत्पन्न क्रॉसस्टॉक, ऊर्ध्वाधर लीड के बीच वर्तमान स्पाइक्स उत्पन्न करता है।
जब सिग्नल समय के साथ बदलता है, या कम आवृत्तियों पर (कुछ गीगाहर्ट्ज से कम), आसन्न सिग्नल परत की युग्मन क्षमता लंबवत तारों के टुकड़े थोड़ा हस्तक्षेप करते हैं। रेडियो फ्रीक्वेंसी (आरएफ) बैंड (गीगाहर्ट्ज के दसियों) में, लीड्स के बीच इंटरविविंग कैविटी रेजोनेंस पैदा करता है, और ग्राउंड कंडक्टर स्ट्रक्चर से घिरा नहीं होने से कुछ विशेष फ्रिक्वेंसी पॉइंट्स पर इलेक्ट्रोमैग्नेटिक रेजोनेंस पैदा होगा। इस बिंदु पर, भले ही लीड एक-दूसरे के लंबवत हों, यह उनके बीच मजबूत क्रॉसस्टॉक का कारण भी बनेगा।
सभी आवृत्ति बिंदुओं पर हस्तक्षेप को खत्म करने के लिए, बहुपरत बोर्डों का उपयोग करना और सिग्नल परतों के बीच अलगाव परतों का उपयोग करना एक सरल और प्रभावी तरीका है। समकालीन अनुप्रयोगों में यह विशेष रूप से महत्वपूर्ण है जहां उच्च गति पर सिग्नल बदलते हैं। जब आप ऑर्थोगोनल लाइनों के बीच युग्मन की ताकत के बारे में सुनिश्चित नहीं हैं, तो आपको वर्टिकल लीड्स की जांच करने के लिए मूल क्रॉसस्टॉक सिमुलेशन सॉफ़्टवेयर का उपयोग करने की आवश्यकता है ताकि यह देखा जा सके कि उनके बीच क्रॉसस्टॉक शोर सहनशीलता सीमा के भीतर है या नहीं। इस बिंदु पर, आपको सिग्नल रिटर्न पथ के लिए और अधिक योजना की आवश्यकता है, जो लंबवत तारों में एक प्रमुख मुद्दा है।
यह एक क्लासिक "अनुपालन/बचाव" नियम है, जो अक्सर विवाद का कारण बनता है। कुछ पीसीबी डिजाइनरों का कहना है कि वे थर्मल ओवरशूट को रोकने के लिए कभी भी उपयोग नहीं करते हैं, और कभी भी सोल्डरिंग और असेंबली के साथ समस्याओं का सामना नहीं करते हैं। जबकि लोगों का एक अन्य समूह थर्मल वायस को रोकने पर जोर देता है, जब हर विमान जुड़ा होता है। वे सही कौन हैं?
उनके विचार विभिन्न स्थितियों पर लागू होते हैं। यदि आप बोर्ड को मैन्युअल रूप से मिलाप करते हैं, तो आपको टांका लगाने की समस्या के कारण तांबे की परत के ताप अपव्यय में टांका लगाने वाले ओवर-होल की भरपाई के लिए टांका लगाने वाले लोहे की नोक का तापमान बढ़ाने की आवश्यकता होती है। लेकिन अगर आप वेव सोल्डरिंग का उपयोग करते हैं, तो आपको डिवाइस के ढीलेपन, कोल्ड सोल्डरिंग, स्टैंडिंग स्मारक और अन्य घटनाओं को रोकने के लिए हीट अपव्यय ओवर-होल की रोकथाम का उपयोग करने की आवश्यकता है, इसलिए मेरा सुझाव है कि आप बुलेट को बेहतर तरीके से काटें और गर्मी अपव्यय की रोकथाम का उपयोग करने पर जोर दें। ओवर-होल डिजाइन।
यह पीसीबी वायरिंग नियम शायद सबसे ज्यादा पसंद किए जाने और नफरत करने वाले हैं। आज भी मैं देखता हूं कि कई पीसीबी डिजाइनर जोर देकर कहते हैं कि किसी भी समय वायरिंग समकोण नहीं बदल सकती है, और कारण विविध हैं। उदाहरण के लिए, वे कहते हैं कि समकोण मोड़ने पर लेड मूवमेंट में इलेक्ट्रॉन मुश्किल से झुकते हैं, लेकिन वे इसके बारे में नहीं सोचते हैं, बोर्ड के सभी छेद लेड आह के लंबवत हो सकते हैं। कुछ कारण अधिक विश्वसनीय लगते हैं, जैसे कि 45 डिग्री के कोने से सीसा की लंबाई कम हो सकती है, सभी समकोण कोने वाले तारों को चम्फर करने की आवश्यकता होती है। दूसरों का कहना है कि समकोण कोने बोर्ड अम्लीय नक़्क़ाशी समाधान में एसिड जंग जाल का उत्पादन करेंगे, अब व्यापक रूप से उपयोग किए जाने वाले क्षारीय बोर्ड नक़्क़ाशी समाधान में समस्या नहीं है।
जब तक आपका बोर्ड 50GHz (मिलीमीटर वेव रडार/5G संचार सहित) सर्किटरी से ऊपर उच्च आवृत्तियों पर काम नहीं कर रहा है, आपको समकोण लीड टर्न के बारे में चिंता करने की आवश्यकता नहीं है। वास्तव में, आप किसी भी कोण का उपयोग कर सकते हैं जिसे आप बोर्ड को लीड करने के लिए रूट करते समय पसंद करते हैं। यदि आप पीसीबी डिजाइन सॉफ्टवेयर का उपयोग कर रहे हैं तो बिल्ट-इन इलेक्ट्रोमैग्नेटिक फील्ड सॉल्वर फंक्शन जो आपके वायरिंग को आसान बनाता है।
यानी अंगूठे के तीन वायरिंग नियम। "3W" नियम का पहला संस्करण यह है कि दो आसन्न लीड के बीच का अंतराल लीड की चौड़ाई के तीन गुना से अधिक या बराबर होना चाहिए, ताकि लीड के बीच चुंबकीय प्रवाह युग्मन को कम किया जा सके, जिससे बीच में विद्युत चुम्बकीय हस्तक्षेप कम हो सके। द लीड्स।
यह नियम भूल सकता है कि लीड के बीच विद्युत चुम्बकीय युग्मन लीड लूप के अतिव्यापी क्षेत्र के समानुपाती होता है, न कि लीड के बीच की दूरी; इसलिए, लीड लूप के ओवरलैपिंग क्षेत्र को कम करके, लीड रिक्ति 3W नियम द्वारा सीमित नहीं है। वर्टिकल वायरिंग की तरह, बेसिक ईएमआई सिमुलेशन आपको अलग-अलग वायरिंग स्पेसिंग के प्रभावों की जांच करने की अनुमति देता है।
"3W" नियम का एक अन्य संस्करण लेड लेंथ मैचिंग में उपयोग किए जाने वाले सॉटूथ वायरिंग को संदर्भित करता है, जहां आरी की चौड़ाई को लीड की चौड़ाई के तीन गुना से अधिक या उसके बराबर होना चाहिए, जो लीड प्रतिबाधा की असंततता को कम करता है।
यह नियम पीसीबी ग्राउंड लेयर को परिभाषित करता है और आधुनिक पीसीबी डिजाइन के बीच पावर लेयर ओवरलैप दूरी को जमीन के आसपास बिजली की आपूर्ति करने की जरूरत है, जो यह सुनिश्चित कर सकता है कि उनके पास पर्याप्त इंटरलेयर कैपेसिटेंस है, जो बदले में उच्च गति पर बिजली के उतार-चढ़ाव को कम करता है सर्किट बोर्ड।
लेकिन वास्तविक माप परिणाम पाएंगे कि परिणाम जटिल हैं। कुछ समय परिणाम मानक नाम 300MHz पर 20H नियम का पालन करने के लिए विद्युत चुम्बकीय विकिरण को कम कर सकते हैं। लेकिन जमीन के बीच - बिजली आपूर्ति परत उच्च आवृत्ति अनुनाद दिखाई देगी, वे संरचना में वेवगाइड के समान हैं, लेकिन इसके बजाय लाइनों के बीच उच्च आवृत्ति हस्तक्षेप को बढ़ाएंगे।
तो व्यवहार में, यदि आपकी सर्किट आवृत्ति GHz के भीतर है, तो आप 20H कानून का पालन कर सकते हैं, अन्यथा, 20H कानून खराब परिणाम ला सकता है।
